# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-242851

(43)Date of publication of application: 11.09.1998

(51)Int.CI.

H03L 7/087

(21)Application number: 09-056931

00\_056021

(71)Applicant: HITACHI LTD

(22)Date of filing:

25.02.1997


(72)Inventor: OKAWA MASAAKI

### (54) PLL CIRCUIT

### (57)Abstract:

PROBLEM TO BE SOLVED: To shorten a pull-in time and to reduce jitters when locked by providing a 1st and a 2nd phase comparator circuit, and also providing a 3rd and a 4th phase comparator circuit which delay the rises or falls of the up or down signals of their output signals.

SOLUTION: Phase comparator circuits PD1 and PD2 hold an up signal UP1 or UP2 selectively at a high level for the pulse width corresponding to the phase difference between a feedback clock signal PDF and a reference clock signal PIN when the phase of the PDF is delayed behind that of the PIN. When the phase of the feedback clock signal PFD leads the reference clock, on the other hand, a down signal DWN1 or DWN2 is held selectively at a high level for the pulse width corresponding to their phase difference. Charge pump circuits CP1 and CP2 provided corresponding to the 1st and 2nd phase comparator circuits PD1 and PD2 controls control voltages VC1 and VC2 according to the pulse width of the input.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

7/087

# (12) 公開特許公報(A)

(11)特許出顧公開發号

### 特開平10-242851

(43)公開日 平成10年(1998) 9月11日

(51) Int.CL<sup>6</sup> H 0 3 L 識別配号

ΡI

HO3L 7/08

P

#### 審査請求 未請求 菌求項の数4 FD (全 10 円)

(21)出願番号 特顧平9-58931 (71)出願人 000005108 株式会社日立製作所 東京都千代田区特田駿河台四丁目 6 番池 (72)発明者 大河 正明 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (74)代理人 弁理士 徳若 光政


#### (54) 【発明の名称】 PLL回路

#### (57)【要約】

【課題】 その引き込み時間の短縮とロック時のジッタ 低源とをあわせて図ったPしし回路を実現する。

【解決手段】 PLL回路において、位相比較回路を、例えば、オーバーラップ型及びデッドゾーン型の出力特性をそれぞれ有する位相比較回路PD1及びPD2を基本に構成し、あるいは、その出力信号たるアップ信号UPの立ち上がり又は立ち下がりが意図的に遅らされる第3の位相比較回路と、ダウン信号DWNの立ち上がりな立ち下がりが適択的に遅らされる第4の位相比較回路とを基本に構成することで、基準クロック信号PIN及び帰還クロック信号PFDの位相差が大きいときは、位相比較回路及びチャージボンプ回路全体の利得を大きくして周波数領正量を大きくし、位相差が小さいときには、その利得を小さくして周波数領正量を小さくする。

# 図1 PLL回路のブロック構成(実施例1)



(2)

#### 【特許請求の範囲】

【請求項1】 第1及び第2のパルス信号の位組差に対 応したパルス帽を有し、かつそのパルス幅の上記第1及 び第2のパルス信号の位相差に対する変化特性がそれぞ れ異なる複数組のアップ信号及びダウン信号を出力する 位組比較回路を具備することを特徴とするPLL回路。 【請求項2】 請求項1において、

1

上記位相比較回路は、その第1及び第2の入力端子に上 記第1及び第2のパルス信号をそれぞれ共通に受け、か つオーバーラップ型及びデッドゾーン型の出力特性をそ 19 踏を提供することにある。 れぞれ有する第1及び第2の位相比較回路を含んでなる ものであることを特徴とするPLL回路。

【請求項3】 請求項1において、

上記位相比較回路は、その出力信号たるアップ信号の立 ち上がり又は立ち下がりが意図的に遅らされる第3の位 相比較回路と、その出力信号たるダウン信号の立ち上が、 り又は立ち下がりが選択的に遅らされる第4の位組比較 回路とを含んでなるものであることを特徴とするPLL 回路.

【請求項4】 請求項2又は請求項3において、 上記第1及び第2の位相比較回路あるいは第3及び第4 の位相比較回路は、その構成素子の一部を共有すべく一 体化して形成されるものであることを特徴とするPLL 回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はPLL (Phas e Locked Loop) 回路に関し、例えば、コ ンピュータのクロック信号源となるPLL回路ならびに て特に有効な技術に関する。

[0002]

【従来の技術】基準クロック信号に位钼同期された内部 クロック信号を形成するPLL回路があり、このような Pしし回路をクロック信号源として含むコンピュータが ある。PLL回路は、例えば、基準クロック信号と例え ば内部クロック信号を分層して形成される帰還クロック 信号との間の位相差に応じたバルス幅のアップ信号及び ダウン信号を選択的に形成する位相比較回路と、位相比 て所定の制御電圧を生成するチャージボンブ回路と、そ の周波数がチャージボンブ回路から出力される副御電圧 に従って制御される内部クロック信号を生成する電圧制 御型発振回路とを含む。

[0003]

【発明が解決しようとする課題】従来のPLL回路にお いて、位相比較回路及びチャージボンブ回路の利得は、 基準クロック信号及び帰還クロック信号の位相差に関係 なく固定化され、その出力信号たる制御電圧の電位は、

ほぼ直線的な変化を呈する。このため、PLL回路の引 き込み時間を遠くしようとして位相比較回路及びチャー ジボンプ回路の利得を大きくすると、位相同期時つまり ロック時のジッタが大きくなって国波敷特性が不安定と なり、逆にロック時のジッタを小さくしようとして位相 比較回路及びチャージボンプ回路の利得を小さくする と、PLL回路の引き込み時間が長くなる。

【① ① ① 4 】 この発明の目的は、その引き込み時間の短 縮とロック時のジッタ低減とをあわせて図ったPLL回

【① ① 0.5 】 この発明の前記ならびにその他の目的と新 規な特徴は、この明細書の記述及び添付図面から明らか になるであろう。

[0006]

【課題を解決するための手段】本願において関示される 発明のうち代表的なものの概要を簡単に説明すれば、次 の通りである。すなわち、位相比較回路及びチャージボ ンプ回路を含むPLL回路において、位相比較回路を、 例えば、オーバーラップ型及びデッドゾーン型の出力特 20 性をそれぞれ有する第1及び第2の位相比較回路を基本 に構成し、あるいは、その出力信号たるアップ信号の立 ち上がり又は立ち下がりが意図的に遅らされる第3の位 相比較回路と、ダウン信号の立ち上がり又は立ち下がり が選択的に遅らされる第4の位相比較回路とを基本に構 成する。

【0007】上記手段によれば、基準クロック信号及び 帰還クロック信号の位相差が大きいときは、位相比較回 踏及びチャージボンプ回路の利得を大きくして周波数箱 正量を大きくし、位相差が小さいときには、その利得を その引き込み時間の短縮及び周波数特性の改善に利用し、30、小さくして周波数稿正置を小さくすることができる。こ の結果、PLL回路の引き込み時間を短縮しつつ。その ロック時におけるジッタを低減することができる。

[0008]

【発明の実施の形態】図1には、この発明が適用された Pしし回路の第1の実施例のブロック図が示され、図2 には その一実能例の信号波形図が示されている。 両図 をもとに、まずこの実施例のPLL回路の構成及び動作 の概要について説明する。なお、この実施例のPLL回 踏は、コンピュータのクロック信号源として動作し、基 較回路から出力されるアップ信号及びダウン信号に従っ 40 蓮クロック信号PINをもとに、例えばその4倍の周波 数を有する内部クロック信号POUTを生成する。図1 の各プロックを構成する回路素子は、公知のMOSFE 丁(金属酸化物半導体型電界効果トランジスタ。との明 細書では、MOSFETをして絶縁ゲート型電界効果ト ランジスタの総称とする)集績回路の製造技術により、 単結晶シリコンのような 1 個の半導体基板上に形成され

【①①09】図1において、この実施例のPLL回路 は、2個の位相比較回路PD1 (第1の位相比較回路) 基準クロック信号と帰還クロック信号の位相差に対して 50 及びPD2(第2の位相比較回路)と、これらの位相比 較回路に対応して設けられる2個のチャージボンプ回路 CP1及びCP2とを備える。また、チャージボンブ回 路CP1及びCP2の出力信号つまり制御電圧VC1及

びVC2を受ける加算器ADDと、その出力信号つまり 制御電圧VCを受ける電圧制御型発振回路VCOとを債 え、さらに、電圧制御型発振回路VCOの出力信号つま

3

り内部クロック信号POUTを受ける分周器FDを備え

【0010】位相比較回路PD1及びPD2の第1の入 ク生成回路から所定の基準クロック信号PIN(第1の パルス信号)が共通に供給され、その第2の入力端子に は、分周器FDの出力信号つまり帰還クロック信号PF D (第2のパルス信号) が共通に供給される。また、チ ャージボンプ回路CP1及びCP2の第1の入力端子に は、対応する位相比較回路PD1及びPD2の一方の出 力信号つまりアップ信号UP1及びUP2がそれぞれ供 給され、その第2の入力端子には、対応する位組比較回 路PD1及びPD2の他方の出力信号つまりダウン信号 DWN1及びDWN2がそれぞれ供給される。チャージ 20 ポンプ回路CPI及びCP2の出力信号つまり副御電圧 VC1及びVC2は、前途のように、 加算器ADDによ って加算された後、制御電圧VCとして電圧制御型発振 回路VCOに供給される。また、電圧制御型発振回路V COの出力信号つまり内部クロック信号POUTは、図 示されない後段のクロック分配回路を介してコンピュー タの各部に供給されるとともに、分周器FDによって4 分の1の周波数に分周された後、帰還クロック信号PF Dとして位相比較回路PD1及びPD2の第2の入力端 子に供給される。

【0011】ととで、基準クロック信号PINは、特に 制限されないが、図2に示されるように、所定の周波数 を有する例えばデューティ50%のバルス信号とされ る。また、内部クロック信号POUTは、その中心周波 数が基準クロック信号PINの4倍とされるパルス信号 とされ、帰還クロック信号PFDは、その中心周波数が 基準クロック信号PINと同じパルス信号とされる。

【0012】位組比較回路PD1及びPD2は、基準ク ロック信号PIN及び帰還クロック信号PFDの位相を 比較し、その位租差に応じたパルス帽のアップ信号UP 1又はダウン信号DWN1あるいはアップ信号UP2又 はダウン信号DWN2を選択的に形成する。すなわち、 位相比較回路PD1及びPD2は、例えば図2に示され るように、帰還クロック信号PFDの位相が基準クロッ ク信号PINに比べて遅くなったとき、アップ信号UP 1又はUP2を位相差に対応するパルス幅だけ選択的に ハイレベルとし、逆に帰還クロック信号PFDの位相が 基準クロック信号PINに比べて早くなったときには、 ダウン信号 DWN 1 又は DWN 2 を位相差に対応するパ ルス帽だけ選択的にハイレベルとする。

【0013】一方、チャージポンプ回路CP1及びCP 2は、対応する位相比較回路PD1又はPD2の出力信 号つまりアップ信号UP1及びダウン信号DWN1ある いはアップ信号UP2及びダウン信号DWN2を積分し て所定の制御電圧VC1及びVC2を形成する。 すなわ ち、チャージボンブ回路CP1及びCP2は、対応する アップ信号UP1又はUP2がハイレベルとされると き、そのバルス幅に応じて制御電圧VC1又はVC2の 電位を選択的に高くし、対応するダウン信号 DWN 1 又 力端子には、コンピュータの図示されない前段のクロッ(10)はDWN2がハイレベルとされるときには、そのバルス 幅に応じて制御電圧VC1又はVC2の電位を選択的に 低くする。チャージボンプ回路CP1及びCP2から出 力される制御電圧VC1及びVC2は、加算器ADDに よって加算された後、制御電圧VCとして電圧制御型発 振回路VCOに供給される。なお、制御電圧VC1及び VC2ならびにVCの中心電位は、特に制限されない が、電源電圧VCC及び接地電位VSS間の中間電位員 VCとされる.

> 【0014】電圧制御型発振回路VCOは、その中心周: 波数が基準クロック信号PINの4倍とされるパルス信 号を形成し、内部クロック信号POUTとしてコンピュ ータの各部に供給する。内部クロック信号POUTの周 波敷は、制御電圧VCの電位が高くなるに従って高くさ れ、低くなるに従って低くされる。

【0015】分層器FDは、例えば2ビットのバイナリ カウンタを含み、電圧制御型発振回路VCOから出力さ れる内部クロック信号POUTの国波数を4分の1に分 周した後、帰還クロック信号PFDとして位相比較回路 PD1及びPD2の第2の入力端子に供給する。これに 30 より、内部クロック信号POUTは、この入力クロック 信号P!Nの4倍の国波数を有するものとなる。

【0016】図3には、図1のPLL回路に含まれる位 相比較回路PD1の一実施例の回路図が示され、図4に は、その一実施例の信号波形図が示されている。とれら の図をもとに、この実施例のPLL回路を構成する位相 比較回路PD1及びPD2の具体的構成及び動作につい て説明する。なお、以下の回路図において、そのチャネ ル(バックゲート)部に矢印が付されるMOSFETは Pチャンネル型であって、矢印の付されない Nチャンネ ルMOSFETと区別して示される。また、以下の記述 では、位相比較回路PD1を例に具体的な説明を進める が、位相比較回路PD2についてはこれと同一構成とさ れるため、領能されたい。

【0017】図3において、位相比較回路PD1は、特 に制限されないが、その一方の入力端子に基準クロック 信号PINのインバータVIによる反転信号を受けるナ ンド (NAND) ゲートNA1と、その一方の入力端子 に帰還クロック信号PFDのインバータV2による反転 信号を受けるナンドゲートNA2とを含む。ナンドゲー 50 トNAIの他方の入力端子には、ケンドゲートNA8の

り、内部信号s7はすぐにハイレベルに戻されるが、内 部信号 8.4 のロウレベルを受けて内部信号 8.9 がハイレ ベルのままとされるため、ダウン信号DWN1は、基準 クロック信号PIN及び帰還クロック信号PFDの位相

差つまり時間も2のパルス帽を持つものとなる。

7

【0025】帰還クロック信号PFDがハイレベルから ロウレベルに戻されると、位相比較回路PDIでは、ま ず内部信号§2がロウレベルに戻される。また、この内 部信号 s 2 のロウレベルを受けて内部信号 s 4 がハイレ れる。同様に、基準クロック信号PINがハイレベルか ろロウレベルに戻されると、位相比較回路 PD 1 では、 まず内部信号§1がロウレベルに戻される。また、この 内部信号slのロウレベルを受けて内部信号s3がハイ レベルに戻され、続いて内部信号§5がロウレベルに戻 される。これにより、位相比較回路PD1は初期の状態 に戻され、基準クロック信号PIN及び帰還クロック信 号PFDの次の立ち上がり変化を待つ。

【0026】図5及び図6には、図1のPLL回路に含 特性図がそれぞれ示されている。また、図7及び図8に は、図1のPLL回路に含まれるチャージボンブ回路C P1及びCP2の一実施例の出力特性図がそれぞれ示さ れ、図9には、チャージボンプ回路CP1及びCP2の 総合的な出力特性図が示されている。これらの図をもと に この実施例のPLL回路に含まれる位相比較回路P D1及びPD2ならびにチャージボンプ回路CP1及び CP2の出力特性とその特徴について説明する。

【0027】図5において、この真能例のPLL回路を 機成する位相比較回路PD1は、いわゆるオーバーラッ 30 【0031】これらのことから、チャージボンブ回路C ブ型の出力特性を有するものとされる。したがって、そ の一方の出力信号たるアップ信号UP1は、基準クロッ ク信号PIN及び帰還クロック信号PFDの位相差が() つまりゼロの状態でも所定のパルス幅だけハイレベルと され、両クロック信号の位相差が所定の負値-PD1と なった状態で始めてそのバルス幅がゼロとなる。同様 に、位相比較回路PD1の他方の出方信号たるダウン信 号DWNIは、基準クロック信号PIN及び帰還クロッ ク信号PFDの位相差がゼロの状態でも所定のバルス幅 なった状態で始めてそのバルス幅がゼロとなる。

【0028】つまり、位組比較回路PD1は、基準クロ ック信号PIN及び帰還クロック信号PFDの位相差が 負値-PD1から正値+PD2までの間にあるとき、ア ップ信号UP1及びダウン信号DWN1が同時にハイレ ベルとなるいわゆるオーバーラップ領域を有する訳であ って、これらのアップ信号UP1及びダウン信号DWN 1を受けるチャージボンプ回路CP1では、図7に示さ れるように、このオーバーラップ領域における補正出力 かし、この実施例では、チャージボンプ回路CP1の利 得が全体的に小さくされるため、オーバーラップ領域に おける利得の絶対値は比較的小さなものとなり、オーバ ーラップ領域外での利得はさらに小さなものとなる。

【0029】一方、位相比較回路PD2は、図6に示さ れるように、いわゆるデッドゾーン型の出力特性を有す るものとされる。したがって、その一方の出力信号たる アップ信号UP2は、基準クロック信号PIN及び帰還 クロック信号PFDの位相差がゼロから所定の正値+P ベルに戻され、続いて内部信号 5 6 がロウレベルに戻さ 10 D2 に達するまでの間はそのパルス幅がゼロとされ、両 クロック信号の位相差が正値+PD2となった状態で始 めてハイレベルとされる。同様に、位相比較回路PD2 の他方の出力信号たるダウン信号DWN2は、基準クロ ック信号PIN及び帰還クロック信号PFDの位相差が ゼロから所定の負値-PD1に建するまでの間はそのパ ルス帽がゼロとされ、両クロック信号の位相差が負値ー PD1となった状態で始めてハイレベルとされる。

【0030】つまり、位組比較回路PD2は、臺準クロ ック信号PIN及び帰還クロック信号PFDの位相差が まれる位相比較回路PD1及びPD2の一実施例の出力。20、負値-PD1から正値+PD2までの間にあるとき、ア ップ信号UP2及びダウン信号DWN2がともにロウレ ベルとなるいわゆる不感帯領域 (デッドゾーン) を有す る訳であって、アップ信号UP2及びダウン信号DWN 2を受けるチャージボンプ回路CP2では、図8に示さ れるように、この不感帯領域における利得がゼロとされ る。しかし、この実施例では、チャージボンフ回路CP 2の利得が全体的に大きくされるため、不感帯領域外で の利得はチャージボンプ回路CP1に比べて充分に大き なものとなる。

P1及びCP2の出力信号つまり制御電圧VC1及びV C2の加算器ADDによる加算結果となる制御電圧VC は、図9に示されるように、基準クロック信号PIN及 び帰還クロック信号PFDの位相差が負値-PD1より 小さくあるいは正値+PD2より大きい範囲にある場 台、言い換えるならば基準クロック信号PIN及び帰還 クロック信号PFDの位相差が比較的大きい場合。この 位钼差に応じて比較的大きく変化し、これによってPL L回路の引き込み時間が短縮される。また、基準クロッ だけハイレベルとされ、位相差が所定の正値+PD2と 40 ク信号PIN及び帰還クロック信号PFDの位相差が負 値-PD1から正値+PD2の範囲内にある場合。言い 換えるならば基準クロック信号PIN及び帰還クロック 信号PFDの位相差が比較的小さい場合には、この位相 差に対する縞正量が比較的小さくされ、これによってP LL回路のロック時のジッタが低減される。

【りり32】なお、以上の実施例において、位祖比較回 路PD!はオーバーラップ型の出力特性を有するものと されるが、オーバーラップ型及びデッドゾーン型のいず れにも属さないいわゆる標準型の位相比較回路とするこ 置つまりその利得が突質加算された形で大きくなる。し、50 とも可能である。この場合、その出力特性は、基準クロ

10

ック信号PIN及び帰還クロック信号PFDの位相差が 負値又は正値のいずれをとるときも連続して直線的にな るが、実際の製品において全領域で直線的な出力特性を 持つ位相比較回路を実現することはプロセス的に困難と される。上記のように、位祖比較回路PD1をオーバー ラップ型とすることで、比較的容易に位相比較回路PD 1を構成でき、これによって位相比較回路PDIひいて はPしL回路の製品歩留りを高めることができる。

【0033】図10には、この発明が適用されたPLL 回路の第2の実施例のブロック図が示されている。ま た。図11には、図10のPLL回路に含まれる位相比 較回路PD1 (第3の位組比較回路) の一裏施例の出力 特性図が示され、図12には、位相比較回路PD3 (第 4の位相比較回路)の一実施例の出力特性図が示されて いる。なお、本実施例は、前記図1ないし図9の実施例 を基本的に踏襲するものであるため、これと異なる部分 についてのみ説明を追加する。

【0034】図10において、この実施例のPLL回路 は、3個の位組比較回路PD1~PD3と、これらの位 回路CP1~CP3とを備える。このうち、位組比較回 路PD1及びPD2の第1の入力端子には、基準クロッ ク信号PINが供給され、位相比較回路PD2及びPD 3の第2の入力端子には、帰還クロック信号PFDが供 給される。位祖比較回路PD1の第2の入力繼子には、 帰還クロック信号PFDの遅延回路DLlによる遅延信 号が供給され、位相比較回路PD3の第1の入力端子に は、基準クロック信号PINの遅延回路DL2による遅 延信号が供給される。

【0035】位相比較回路PD1の出方信号つまりアッ、36 プ信号UPI及びダウン信号DWN1は、対応するチャ ージポンプ回路CP1に供給される。また、位組比較回 路PD2の出力信号つまりアップ信号UP2及びダウン 信号DWN2は、対応するチャージボンプ回路CP2に 供給され、位相比較回路PD3の出力信号つまりアップ 信号UP3及びダウン信号DWN3は、対応するチャー ジボンプ回路CP3に供給される。チャージボンプ回路 CP1~CP3の出力信号つまり制御電圧VC1~VC 3は、加算器ADDにより加算された後、制御電圧VC として電圧制御型発振回路VCOに供給される。

【0036】との実施例において、位相比較回路PD2 は、特に制限されないが、オーバーラップ型の出力特性 を持つべく設計され、位祖比較回路PD1及びPD3 は、概ね標準型の出力特性を持つべく設計される。しか し、位相比較回路PD1の第2の入力端子には、前記の ように、帰還グロック信号PFDの遅延回路DL1によ る遅延信号が供給され、その位相は、遅延回路DL1の 遅延時間† d ] に相当する分だけ定常的に遅らされる。 したがって、アップ信号UP1については実質的にその については実質的にその立ち上がりが遅延された形とな る。この結果 位相比較回路PD1としての出力特性 は、図11に示されるように、全体的に遅延回路DL1 の遅延時間 t d l に相当する位相分だけ負値側にシフト され、アップ信号UP1及びダウン信号DWN1のパル ス幅は、負値-PD1においてゼロとなる。

【0037】同様に、位相比較回路PD3の第1の入力 端子には、基準クロック信号P!Nの遅延回路DL2に よる遅延信号が供給され、その位相は、遅延回路DL2 10 の遅延時間 t d 2 分だけ定常的に遅らされる。したがっ て、アップ信号UP3については実質的にその立ち上が りが遅延された形となり、ダウン信号DWN1について は実質的にその立ち下がりが遅延された形となる。この 結果。位相比較回路PD3の出力特性は、図12に示さ れるように、全体的に遅延回路DL2の遅延時間も42 に相当する位組分だけ正値側にシフトされ、アップ信号 UP3及びダウン信号DWN3のパルス幅は、正値+P D2においてゼロとなる。

【0038】一方、チャージボンプ回路CP1は、特に 相比較回路に対応して設けられる3個のチャージボンフ 26 制限されないが、位相比較回路PD1から出力されるダ ウン信号DWN1に対しては通常の利得をもってその制 御電圧VC1を変化させるが、アップ信号UP1に対す る利得はほぼゼロとされ、制御電圧VClは変化しな い。また、チャージボンプ回路CP3は、位相比較回路 PD3から出力されるアップ信号UP3に対しては通常 の利得をもって副御電圧VC3を変化させるが、ダウン 信号DWN3に対する利得はほぼゼロとされ、制御電圧 VC3は変化しない。さらに、チャージボンブ回路CP 2は、位相比較回路 PD 2 から出力されるアップ信号 U - P2及びダウン信号DWN2に対し、充分に小さな利得 をもってその副御電圧VC2を変化させる。

> 【りり39】以上のことから、位相比較回路PD1及び PD3ならびにチャージボンプ回路CP1及びCP3 は、総合的に前記図6及び図8のようなデッドゾーン型 の出力特性を持つものとなり、位相比較回路PD2及び チャージポンプ回路CP2は、前記図5及び図7のよう なオーバーラップ型の出方特性を持つものとなる。この 箱果 この実施例のPLL回路においても前記図1の実 施例と同様な作用効果を得ることができ、これによって 49 PLL回路の引き込み時間を短縮しつつ、そのロック時 におけるジッタを低減することができるものとなる。

【0040】図13には、この発明が適用されたPLL 回路の第3の実施例のプロック図が示され、図14に は、これに含まれる位相比較回路PDの一実施例の回路 図が示されている。なお、本実施例は、前記図1ないし 図9の実施例を基本的に暗襲するものであるため、これ と異なる部分についてのみ説明を追加する。

【① 041】図13において、この実施例のPしし回路 は、1個の位相比較回路PD及びチャージボンプ回路C 立ち下がりが遅延された形となり、ダウン信号DWN 1 50 Pと、加算器ADD、電圧制御型発振回路VCOならび (7)

に分周器FDとを備える。このうち、位相比較回路PD には、基準クロック信号PIN及び帰還クロック信号P FDが供給され、その2組の出力信号つまりアップ信号 UP 1及びUP 2ならびにダウン信号DWN 1及びDW N2は、チャージボンプ回路CPに供給される。チャー ジボンプ回路C Pから出力される制御電圧VC1及びV C2は、加算器ADDにより加算された後、制御電圧V Cとして電圧制御型発振回路VCOに供給される。

<u>11</u>

【0042】この実施例において、位相比較回路PD は、図14に示されるように、前記図3のナンドゲート 19 記の通りである。すなわち、 NA8及びNA9に加えて、2個のナンドゲートNAA 及びNABを含む。このうち、ナンドゲートNAAの第 1及び第2の入力繼子には、内部信号 s 3及び s 7がそ れぞれ供給され、その第3の入力端子には、内部信号 s 1の遅延回路DL3による遅延信号つまり内部信号 s A が供給される。同様に、ナンドゲートNABの第1及び 第2の入力繼子には、内部信号s4及びs7がそれぞれ 供給され、その第3の入力端子には、内部信号 s 2の遅 延回路DL4による遅延信号つまり内部信号 8 Bが供給

【0043】前記図3の説明から明らかなように、内部 信号slの立ち上がりは、アップ信号UPlの立ち上が りタイミングを決定し、内部信号も2の立ち上がりは、 ダウン信号DWNIの立ち上がりタイミングを決定す る。したがって、内部信号 s A の立ち上がりは、アップ 信号UP2の立ち上がりタイミングを決定し、内部信号 s Bの立ち上がりは、ダウン信号 DWN 2 の立ち上がり タイミングを決定する。内部信号SAの立ち上がりが内 部信号slに対して遅延回路DL3の遅延時間td3分 だけ遅延されることで、アップ信号UP2の立ち上がり が遅延され、そのパルス幅が縮小される。また、内部信 号 s Bの立ち上がりが内部信号 s 2 に対して遅延回路 D L4の遅延時間td4分だけ遅延されることで、ダウン 信号DWN2の立ち上がりが遅延され、そのパルス幅が 縮小される。

【0044】これらのことから、位相比較回路PDは、 アップ信号UP2及びダウン信号DWN2に対して前記 図6のようなデッドゾーン型の出力特性を持つものとな り、チャージボンプ回路CPは、そのアップ信号UP2 及びダウン信号DWN2に対する利得を通常値とするこ とで前記図7のような出力特性を持つものとなる。この 結果。例えば位钼比較回路PDのアップ信号UP1及び ダウン信号DWN1に対する出力特性をオーバーラップ 型とし、チャージボンプ回路CPのアップ信号UPI及 びダウン信号DWN1に対する利得を比較的小さく設計 することで、位相比較回路PD及びチャージボンプ回路 CPとしての総合的な出力特性は、前記図9のようにな り、これによってPLL回路の引き込み時間を短縮しつ つ。そのロック時におけるジッタを低減することができ るものとなる。

【①①4.5】言うまでもなく、この実施例のPLL回路 では、出力特性が異なる2組のアップ信号UP1及びダ ウン信号DWN 1ならびにアップ信号UP 2及びダウン 信号DWN2を形成する実質2個の位組比較回路が、そ の構成素子の一部を共有すべく一体化して形成される。 この結果、PLL回路の所要回路素子数を削減でき、こ れによってその低コスト化を図ることができるものとな

【りり46】以上の実施例から得られる作用効果は、下

(1) 位相比較回路及びチャージボンプ回路を含むPL L回路において、位相比較回路を、例えば、オーバーラ ップ型及びデッドゾーン型の出力特性をそれぞれ有する 第1及び第2の位相比較回路を基本に構成し、あるい は、その出力信号たるアップ信号の立ち上がり又は立ち 下がりが意図的に遅らされる第3の位相比較回路と、ダ ウン信号の立ち上がり又は立ち下がりが選択的に遅らさ れる第4の位組比較回路とを基本に構成することで、基 準クロック信号及び内部クロック信号の位相差が大きい 20 ときは、位相比較回路及びチャージボンプ回路の利得を 大きくして国波敷浦正置を大きくし、位相差が小さいと きには、その刹得を小さくして国波数補正置を小さくす ることができるという効果が得られる。

(2)上記(1)項により、PLL回路の引き込み時間 を短縮しつつ。そのロック時におけるジッタを低減でき るという効果が得られる。

【0047】(3)上記(1)項及び(2)項におい て、第1及び第2の位相比較回路を、プロセス的に比較 的容易に実現しやすいオーバーラップ型又はデッドゾー 30 ン型の位相比較回路とすることで、位相比較回路びいて はこれを含むPLL回路の製品歩留りを高めることがで きるという効果が得られる。

(4)上記(1)項ないし(3)項において、第1及び 第2の位相比較回路あるいは第3及び第4の位相比較回 踏を その機成素子の一部を共有すべく一体化して形成 することで、PLL回路の所要回路素子数を削減し、そ の低コスト化を図ることができるという効果が得られ

【① 0.4.8】以上、本発明者によってなされた発明を実 49 施例に基づき具体的に説明したが、この発明は、上記案 施例に限定されるものではなく、その要旨を透脱しない 範囲で種々変更可能であることは言うまでもない。例え は、図1、図10ならびに図13において、Pしし回路 は、任意数の位相比較回路及びチャージボンプ回路を備 えることができるし、そのブロック構成は、種々の実施 形態を繰りうる。図2及び図4において、各信号の具体 的なタイミング関係やレベルは、この発明に制約を与え ない。図3及び図14において、各位相比較回路は、同 一の論理条件が得られる限り程々の実施形態を採りう

59 る。図5ないし図9ならびに図11及び図12におい

(8)

て、各位相比較回路及びチャージボンプ回路の出力特性 は、例えばその変化がやや曲線的になる等、種々の実施 形態を採りうる。

13

【①①49】以上の説明では、主として本発明者によっ てなされた発明をその背景となった利用分野であるコン ピュータのクロック信号源となるPしし回路に適用した 場合について説明したが それに限定されるものではな く、例えば、通信用集績回路等に含まれる同様なPLL 回路やこれを含む各種のデジタルシステムにも適用でき る。この発明は、少なくとも位相比較回路及びチャージ 10 ポンプ回路を含むPLL回路ならびにこれを含む装置又 はシステムに広く適用できる。

#### [0050]

【発明の効果】本願において関示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。 ずなわち、 位相比較回路及びチャージ ポンプ回路を含むPLL回路において、位相比較回路 を、倒えば、オーバーラップ型及びデッドゾーン型の出 力特性をそれぞれ有する第1及び第2の位相比較回路を 基本に模成し、あるいは、その出力信号たるアップ信号 20 PD3の一実施例を示す出力特性図である。 の立ち上がり又は立ち下がりが意図的に遅らされる第3 の位組比較回路と、ダウン信号の立ち上がり又は立ち下 がりが選択的に遅らされる第4の位相比較回路とを基本 に構成することで、基準クロック信号及び帰還クロック 信号の位相差が大きいときは、位相比較回路及びチャー ジポンプ回路の利得を大きくして周波敷箱正置を大きく し、位相差が小さいときには、位相比較回路及びチャー ジボンブ回路の利得を小さくして周波敷箱正置を小さく することができる。この結果、PLL回路の引き込み時 間を短縮しつつ。そのロック時におけるジッタを低減す 30 ることができる。

#### 【図面の簡単な説明】

【図1】この発明が適用されたPLL回路の第1の実施 例を示すプロック図である。

【図2】図1のPLL回路の一実施例を示す信号波形図 である。

【図3】図1のPLL回路に含まれる位相比較回路PD\*

\*1の一実施例を示す回路図である。

【図4】図3の位相比較回路PD1の一実施例を示す信 号波形図である。

【図5】図1のPLL回路に含まれる位相比較回路PD 1の一等施例を示す出力特性図である。

【図6】図1のPLL回路に含まれる位相比較回路PD 2の一実施例を示す出力特性図である。

【図7】図1のPLL回路に含まれるチャージボンブ回 路CP1の一実施例を示す出力特性図である。

【図8】図1のPLL回路に含まれるチャージボンプ回 路CP2の一実施例を示す出力特性図である。

【図9】図1のPLL回路に含まれるチャージボンブ回 路CP1及びCP2の一実施例を示す総合的な出力特性 図である。

【図10】この発明が適用されたPLL回路の第2の実 施例を示すプロック図である。

【図11】図10のPLし回路に含まれる位相比較回路 PD1の一実施例を示す出力特性図である。

【図12】図10のPLし回路に含まれる位相比較回路


【図13】 この発明が適用されたPLL回路の第3の実 施例を示すプロック図である。

【図】4】図13のPLL回路に含まれる位相比較回路 の一実施例を示す回路図である。

#### 【符号の説明】

PD1~PD3……位相比較回路、CP1~CP3…… チャージボンプ回路、ADD……加算器、VCO……電 圧制御型発振回路、F D……分周器。P!N……基準ク ロック信号、PFD……帰還クロック信号、UP1~U P3……アップ信号、DWN1~DWN3……ダウン信 号 VC, VC1~VC3······制御電圧、VCC······弯 領電圧、VSS……接地電位、POUT……内部クロッ ク信号、 s 1~ s 9 ····· 内部信号。 V 1~ V 6 ····· イン バータ、NA1~NAB……ナンド (NAND) ゲー ト. DL 1~DL4……遅延回路、t d 1~t d 2…… 遅延時間。PD……位相比較回路、CP……チャージボ ンブ回路。


[図1] [図3] [2013]




(9)

特闘平10-242851


[22]




[24]




[図5]






[図6]

\_\_\_\_\_



[27]






(10)

特闘平10-242851


[図8.]

# 野8 チャージボンプ国第CP2の出力特性




[図10]

PLL回路のブロック製成(実施別2)




[図12]

世祖比較国路PD 3 の出力特性




### [29]

## サナージポンプ回路CP1及びCP2の場合化力特性



[211]

# BOIL DELECTION OF THE PROPERTY OF THE PROPERT



[図14]

